CHƯƠNG 3 MẠCH LOGIC TỔ HỢP MSI

3.1 Giới thiệu

MSI – Medium Scale Integrated – là những mạch tích hợp cỡ trung bình (10 đến 100 cổng logic). Một số mạch như mạch mã hóa (Encoder), mạch giải mã (Decoder), mạch đa hợp (Multiplexer), mạch giải đa hợp (Demultiplexer), mạch so sánh (Comparison), mạch chuyển đổi mã (Code conversion), … Các mạch này đã được thiết kế và tích hợp IC. Chương này trình bày nguyên lý cơ bản và đặc điểm của một số IC MSI.

3.2 Mạch mã hóa (ENCODER)

Mã hóa là gán các ký hiệu cho các đối tượng trong một tập hợp để thuận tiện cho việc thực hiện một yêu cầu cụ thể nào đó. Ví dụ như mã BCD gán số nhị phân 4 bit cho từng số của số thập phân từ 0 đến 9 để thuận tiện cho các máy đọc và tính toán.

Một số nhị phân n bit cho 2^n tổ hợp số khác nhau. Vậy ta có thể dùng số nhị phân n bit để mã hóa cho 2^n ngõ vào khác nhau. Khi có một ngõ vào được chọn bằng cách đưa nó lên mức tác động ở ngõ ra sẽ chỉ báo số nhị phân tương ứng. Đó là mạch mã hóa 2^n đường sang n đường, sơ đồ khối như hình 3.1



Hình 3.1 Sơ đồ khối mạch mã hóa 2^n đường sang n đường

Một ngõ vào tác động vào mạch mã hóa có thể tác động bằng mức thấp hoặc mức cao:

Nếu ngõ vào tác động mức cao, khi mạch không hoạt động, tất cả các ngõ vào đều ở mức thấp và các ngõ ra đều ở mức thấp. Khi có một ngõ vào tác động bằng cách nhấn nút tương ứng để đưa ngõ vào đó lên mức cao như hình 3.2, các ngõ ra sẽ cho ra số nhị phân tương ứng.



Hình 3.2 Sơ đồ khối mạch mã hóa ngõ vào tác động mức cao



Hình 3.3 Sơ đồ khối mạch mã hóa ngõ vào tác động mức thấp

Nếu ngõ vào tác động mức thấp, khi mạch không hoạt động, tất cả các ngõ vào đều ở mức cao và các ngõ ra đều ở mức thấp. Khi có một ngõ vào tác động bằng cách nhấn nút tương ứng để đưa ngõ vào đó xuống mức thấp như hình 3.3, các ngõ ra sẽ cho ra số nhị phân tương ứng.

3.2.1 Mạch mã hóa 4 đường sang 2 đường, ngõ vào tác động mức cao

Sơ đồ khối



Hình 3.4 Sơ đồ khối mạch mã hóa 4 sang 2 đường ngõ vào tác động mức cao

Bảng trạng thái như sau

Ngõ vào				Ngõ ra	
I_3	I_2	I_1	I_0	O_1	O_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Sử dụng bảng Karnaugh để tối giản các hàm ngõ ra O_0 và O_1 như sau:

Bảng K cho O_0

I_1I_0 \ I_3I_2	00	01	11	10
00	x	0	x	1
01	0	x	x	x
11	x	x	x	x
10	1	x	x	x

Bảng K cho O_1

I_1I_0 \ I_3I_2	00	01	11	10
00	x	1	x	1
01	0	x	x	x
11	x	x	x	x
10	0	x	x	x

Hàm ngõ ra

$O_0 = I_1 + I_3$ $\qquad$ $O_1 = I_2 + I_3$

Có thể dùng bảng K như trên để tìm hàm ngõ ra O_0 và O_1, cũng có thể viết hàm ngõ ra dựa vào bảng trạng thái với nhận xét: Ngõ ra O_0 bằng 1 khi có ngõ vào I_1 hoặc I_3 tác động mức 1 ($O_0 = I_1 + I_3$), và ngõ ra O_1 bằng 1 khi có ngõ vào I_2 hoặc I_3 tác động mức 1 ($O_1 = I_2 + I_3$). Mạch điện như hình 3.5



Hình 3.5 Sơ đồ nguyên lý mạch mã hóa 4 sang 2 đường ngõ vào tác động mức cao

3.2.2 Mạch mã hóa 4 đường sang 2 đường, ngõ vào tác động mức thấp

Sơ đồ khối



Hình 3.6 Sơ đồ khối mạch mã hóa 4 sang 2 đường ngõ vào tác động mức thấp

Bảng trạng thái như sau:

Ngõ vào				Ngõ ra	
I_3	I_2	I_1	I_0	O_1	O_0
1	1	1	0	0	0
1	1	0	1	0	1
1	0	1	1	1	0
0	1	1	1	1	1

Từ bảng trạng thái cũng có thể nhận xét viết hàm ngõ ra cho mạch như sau: Ngõ ra O_0 bằng 1 khi có ngõ vào I_1 hoặc I_3 tác động mức 0 ($O_0 = \overline{I_1} +$

$\overline{I_3}$), và ngõ ra O_1 bằng 1 khi có ngõ vào I_2 hoặc I_3 tác động mức 0 ($O_1 = \overline{I_2} + \overline{I_3}$).

Hàm ngõ ra là:

$$O_0 = \overline{I_1} + \overline{I_3} = \overline{I_1 I_3}$$

$$O_1 = \overline{I_2} + \overline{I_3} = \overline{I_2 I_3}$$

Mạch điện như hình 3.7



Hình 3.7 Sơ đồ nguyên lý mạch mã hóa 4 sang 2 đường ngõ vào tác động mức thấp

Ngoài ra, để tránh trường hợp mạch cho ra một mã sai khi người sử dụng vô tình hay cố ý tác động đồng thời vào hai hay nhiều ngõ vào cùng lúc, người ta thiết kế mạch mã hóa ưu tiên là mạch chỉ cho ra một mã có tính chất ưu tiên khi có nhiều ngõ vào cùng tác động.

3.2.3 Mạch mã hóa ưu tiên 4 sang 2 đường, ngõ vào tác động mức cao

Sơ đồ khối



Hình 3.8 Sơ đồ khối mạch mã hóa ưu tiên 4 sang 2 đường ngõ vào tác động mức cao

Bảng trạng thái như sau

Ngõ vào				Ngõ ra	
I_3	I_2	I_1	I_0	O_1	O_0
0	0	0	1	0	0
0	0	1	x	0	1
0	1	x	x	1	0
1	x	x	x	1	1

Sử dụng bảng Karnaugh để tối giản các hàm ngõ ra O_0 và O_1 như sau:

Bảng K cho O_0

I_1I_0 \ I_3I_2	00	01	11	10
00	x	0	1	1
01	0	0	1	1
11	1	0	1	1
10	1	0	1	1

Bảng K cho O_1

I_1I_0 \ I_3I_2	00	01	11	10
00	x	1	1	1
01	0	1	1	1
11	0	1	1	1
10	0	1	1	1

Hàm ngõ ra

$$O_0 = I_1\overline{I_2} + I_3 \qquad O_1 = I_2 + I_3$$

Mạch điện như hình 3.9



Hình 3.9 Sơ đồ nguyên lý mạch mã hóa ưu tiên 4 sang 2 đường

3.2.4 Mạch mã hóa 8 sang 3 đường ngõ vào tác động mức cao

Sơ đồ khối



Hình 3.10 Sơ đồ khối mạch mã hóa 8 sang 3 đường ngõ vào tác động mức cao

Bảng trạng thái

Ngõ vào								Ngõ ra		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	O_2	O_1	O_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

Hàm ngõ ra

$O_0 = I_1 + I_3 + I_5 + I_7$

$O_1 = I_2 + I_3 + I_6 + I_7$

$O_2 = I_4 + I_5 + I_6 + I_7$

Mạch điện như hình 3.11



Hình 3.11 Sơ đồ nguyên lý mạch mã hóa 8 sang đường ngõ vào tác động mức cao

Các mạch mã hóa 8 sang 3 đường, có ngõ vào tác động mức thấp thiết kế tương tự như mạch mã hóa 4 sang 2 đường. Mạch mã hóa 8 sang 3 đường cũng có thiết kế từ các mạch mã hóa 4 sang 2 đường.

Nếu các mạch mã hóa có ngõ vào tác động bằng mức cao:



Hình 3.12 Các mạch mã hóa 4 sang 2 đường

Hàm ngõ ra các mạch mã hóa 4 sang 2 đường

$O_{01} = I_1 + I_3$ $O_{11} = I_2 + I_3$ $O_{02} = I_5 + I_7$
$O_{12} = I_6 + I_7$

Hàm ngõ ra mạch mã hóa 8 sang 3 đường

$O_0 = I_1 + I_3 + I_5 + I_7 = O_{01} + O_{02}$

$O_1 = I_2 + I_3 + I_6 + I_7 = O_{11} + O_{12}$

$O_2 = I_4 + I_5 + I_6 + I_7 = I_4 + I_5 + O_{12}$

Mạch thực hiện như sau:



Hình 3.13 Sơ đồ nguyên lý mạch mã hóa 8 sang 3 đường thực hiện từ các mạch mã hóa 4 sang 2 đường

3.2.5 Mạch mã hóa 10 sang 4 đường (thập phân sang BCD) ngõ vào tác động mức thấp

Sơ đồ khối



Hình 3.14 Sơ đồ khối mạch giả mã 10 sang 4

Bảng trạng thái

Ngõ vào										Ngõ ra			
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	O_3	O_2	O_1	O_0
1	1	1	1	1	1	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	0	1	0	0	0	1
1	1	1	1	1	1	1	0	1	1	0	0	1	0
1	1	1	1	1	1	0	1	1	1	0	0	1	1
1	1	1	1	1	0	1	1	1	1	0	1	0	0
1	1	1	1	0	1	1	1	1	1	0	1	0	1
1	1	1	0	1	1	1	1	1	1	0	1	1	0
1	1	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	1	1	1	0	0	0
0	1	1	1	1	1	1	1	1	1	1	0	0	1

Hàm ngõ ra

$$O_0 = \overline{I_1} + \overline{I_3} + \overline{I_5} + \overline{I_7} + \overline{I_9} = \overline{I_1 I_3 I_5 I_7 I_9}$$

$$O_1 = \overline{I_2} + \overline{I_3} + \overline{I_6} + \overline{I_7} = \overline{I_2 I_3 I_6 I_7}$$

$$O_2 = \overline{I_4} + \overline{I_5} + \overline{I_6} + \overline{I_7} = \overline{I_4 I_5 I_6 I_7}$$

$$O_3 = \overline{I_8} + \overline{I_9} = \overline{I_8 I_9}$$

Mạch điện như hình 3.15



Hình 3.15 Sơ đồ nguyên lý mạch mã hóa 10 sang 4 đường

3.3 MẠCH GIẢI MÃ (DECODER)

Giải mã từ n đường ngõ vào sang 2^n đường ngõ ra là quá trình thực hiện ngược lại so với mã hóa. Ngõ vào là một mã nào đó (nhị phân, BCD, Gray, …) có n bit và mỗi đường ngõ ra chỉ thị (mức cao hoặc mức thấp) tương ứng cho một tổ hợp mã ngõ vào. Sơ đồ khối tổng quát mạch giải mã trình bày như hình 3.16.



Hình 3.16 Sơ đồ khối mạch giải mã n đường sang 2^n đường

3.3.1 Mạch giải mã 2 sang 4 đường, ngõ ra tác động mức cao, có ngõ vào cho phép E tác động mức cao

Sơ đồ khối



Hình 3.17 Sơ đồ khối mạch giải mã 2 sang 4 đường ngõ ra tác động mức cao

Khi tín hiệu ngõ vào cho phép E không tác động (E = 0) thì tất cả các ngõ ra đều ở mức thấp. Khi tín hiệu ngõ vào cho phép E tác động (E = 1) thì với mỗi tổ hợp giá trị ngõ vào (I_1, I_0) sẽ có một ngõ ra tương ứng lên mức cao.

Bảng trạng thái

Ngõ vào			Ngõ ra			
E	I_1	I_0	O_3	O_2	O_1	O_0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Hàm ngõ ra

$O_0 = E.\overline{I_1}.\overline{I_0}$ $\quad O_1 = E.\overline{I_1}.I_0$ $\quad O_2 = E.I_1.\overline{I_0}$
$O_3 = E.I_1.I_0$

Mạch điện như hình 3.18



Hình 3.18 Sơ đồ nguyên lý mạch giải mã 2 sang 4 đường ngõ ra tác động mức cao

3.3.2 Mạch giải mã 2 sang 4 đường, ngõ ra tác động mức thấp, có ngõ vào cho phép E tác động mức cao

Sơ đồ khối



Hình 3.19 Sơ đồ khối mạch giải mã 2 sang 4 đường, ngõ ra tác động mức thấp

Khi tín hiệu ngõ vào cho phép E không tác động (E = 0) thì tất cả các ngõ ra đều ở mức cao. Khi tín hiệu ngõ vào cho phép E tác động (E = 1) thì với mỗi tổ hợp giá trị ngõ vào (I_1, I_0) sẽ có một ngõ ra tương ứng xuống mức thấp.

Bảng trạng thái

Ngõ vào			Ngõ ra			
E	I_1	I_0	O_3	O_2	O_1	O_0
0	x	x	1	1	1	1
1	0	0	1	1	1	0
1	0	1	1	1	0	1
1	1	0	1	0	1	1
1	1	1	0	1	1	1

Hàm ngõ ra

$$O_0 = \overline{E} + I_1 + I_0 = \overline{E.\overline{I_1}.\overline{I_0}} \qquad O_1 = \overline{E} + I_1 + \overline{I_0} = \overline{E.\overline{I_1}.I_0}$$

$$O_2 = \overline{E} + \overline{I_1} + I_0 = \overline{E.I_1.\overline{I_0}} \qquad O_3 = \overline{E} + \overline{I_1} + \overline{I_0} = \overline{E.I_1.I_0}$$

Mạch điện như hình 3.20



Hình 3.20 Sơ đồ nguyên lý mạch giải mã 2 sang 4 đường ngõ ra tác động mức thấp

Các mạch giải mã 2 sang 4 đường, ngõ ra tác động mức thấp và mức cao, có ngõ vào cho phép tác động mức thấp thực hiện tương tự như các ngõ cho phép tác động mức cao nhưng trong sơ đồ khối ký hiệu lại ngõ cho phép E tác động mức thấp đồng thời trong bảng trạng thái thay đổi các giá trị của E, E = 0 thì mạch sẽ hoạt động còn E = 1 mạch sẽ không hoạt động.

3.3.3 Mạch giải mã 3 sang 8 đường, ngõ ra tác động mức thấp, có ngõ vào cho phép E tác động mức thấp

Sơ đồ khối



Hình 3.21 Sơ đồ khối mạch giải mã 3 sang 8 đường

Bảng trạng thái

Ngõ vào				Ngõ ra							
E	I_2	I_1	I_0	O_7	O_6	O_5	O_4	O_3	O_2	O_1	O_0
1	x	x	x	1	1	1	1	1	1	1	1
0	0	0	0	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	0	1	1	1	1
0	1	0	1	1	1	0	1	1	1	1	1
0	1	1	0	1	0	1	1	1	1	1	1
0	1	1	1	0	1	1	1	1	1	1	1

Hàm ngõ ra

$$O_0 = E + I_2 + I_1 + I_0 = \overline{\overline{E}.\overline{I_2}.\overline{I_1}.\overline{I_0}}$$

$$O_1 = E + I_2 + I_1 + \overline{I_0} = \overline{\overline{E}.\overline{I_2}.\overline{I_1}.I_0}$$

$$O_2 = E + I_2 + \overline{I_1} + I_0 = \overline{\overline{E}.\overline{I_2}.I_1.\overline{I_0}}$$

$$O_3 = E + I_2 + \overline{I_1} + \overline{I_0} = \overline{\overline{E}.\overline{I_2}.I_1.I_0}$$

$$O_4 = E + \overline{I_2} + I_1 + I_0 = \overline{\overline{E}.I_2.\overline{I_1}.\overline{I_0}}$$

$$O_5 = E + \overline{I_2} + I_1 + \overline{I_0} = \overline{\overline{E}.I_2.\overline{I_1}.I_0}$$

$$O_6 = E + \overline{I_2} + \overline{I_1} + I_0 = \overline{\overline{E}.I_2.I_1.\overline{I_0}}$$

$$O_7 = E + \overline{I_2} + \overline{I_1} + \overline{I_0} = \overline{\overline{E}.I_2.I_1.I_0}$$

Mạch điện như hình 3.22



Hình 3.22 Sơ đồ nguyên lý mạch giải mã 3 sang 8 đường

3.3.4 Mạch giải mã BCD sang thập phân, ngõ ra tác động mức thấp

Sơ đồ khối



Hình 3.23 Sơ đồ khối mạch giải mã BCD sang thập phân

Bảng trạng thái

Ngõ vào				Ngõ ra									
I_3	I_2	I_1	I_0	O_9	O_8	O_7	O_6	O_5	O_4	O_3	O_2	O_1	O_0
0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1	1

Hàm ngõ ra

$$O_0 = I_3 + I_2 + I_1 + I_0 = \overline{\overline{I_3}.\overline{I_2}.\overline{I_1}.\overline{I_0}}$$

$$O_1 = I_3 + I_2 + I_1 + \overline{I_0} = \overline{\overline{I_3}.\overline{I_2}.\overline{I_1}.I_0}$$

$$O_2 = I_3 + I_2 + \overline{I_1} + I_0 = \overline{\overline{I_3}.\overline{I_2}.I_1.\overline{I_0}}$$

$$O_3 = I_3 + I_2 + \overline{I_1} + \overline{I_0} = \overline{\overline{I_3}.\overline{I_2}.I_1.I_0}$$

$$O_4 = I_3 + \overline{I_2} + I_1 + I_0 = \overline{\overline{I_3}.I_2.\overline{I_1}.\overline{I_0}}$$

$$O_5 = I_3 + \overline{I_2} + I_1 + \overline{I_0} = \overline{\overline{I_3}.I_2.\overline{I_1}.I_0}$$

$$O_6 = I_3 + \overline{I_2} + \overline{I_1} + I_0 = \overline{\overline{I_3}.I_2.I_1.\overline{I_0}}$$

$$O_7 = I_3 + \overline{I_2} + \overline{I_1} + \overline{I_0} = \overline{\overline{I_3}.I_2.I_1.I_0}$$

$$O_8 = \overline{I_3} + I_2 + I_1 + I_0 = \overline{I_3.\overline{I_2}.\overline{I_1}.\overline{I_0}}$$

$$O_9 = \overline{I_3} + I_2 + I_1 + \overline{I_0} = \overline{I_3.\overline{I_2}.\overline{I_1}.I_0}$$

Mạch điện như hình 3.24



Hình 3.24 Sơ đồ nguyên lý mạch giải mã BCD sang thập phân

3.3.5 Mạch giải mã BCD sang LED 7 đoạn

Giới thiệu LED 7 đoạn:

LED 7 đoạn có hai loại Anode chung và Cathode chung có sơ đồ ký hiệu và sơ đồ nguyên lý như hình 3.25 và 3.26:



Hình 3.25 Sơ đồ ký hiệu của LED 7 đoạn



Hình 3.26 Sơ đồ nguyên lý của LED Anode và LED Cathode

Sơ đồ khối mạch giải mã BCD sang LED 7 đoạn



Hình 3.27 Sơ đồ khối mạch giải mã BCD sang led 7 đoạn Anode

Mạch giải mã BCD sang led 7 đoạn Anode có ngõ vào là mã BCD (A, B, C, D) với A là LSB và D là MSB, ngõ ra là mã 7 đoạn của LED Anode. Theo sơ đồ nguyên lý LED Anode thì các đoạn LED sẽ sáng khi cung cấp ngõ vào mức 0 tương ứng (LED sáng mức thấp) xem như ngõ ra tác động mức thấp nên trong sơ đồ khối có ký hiệu dấu đảo ở ngõ ra. Bảng trạng thái của mạch như sau:

Ngõ vào				Ngõ ra							Hiển thị
D	C	B	A	a	b	c	d	e	f	g	
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

Hàm ngõ ra

$$a = \overline{\overline{\overline{AB}C}.\overline{A\overline{B}.\overline{C}.\overline{D}}} \qquad b = \overline{\overline{A\overline{B}C}.\overline{\overline{A}BC}}$$

$$c = \overline{\overline{\overline{A}B\overline{C}}} \qquad d = \overline{\overline{\overline{AB}C}.\overline{ABC}.\overline{A\overline{BCD}}}$$

$$e = \overline{\overline{A}.\overline{\overline{B}C}}$$

$$f = \overline{\overline{AB}.\overline{B\overline{C}}.\overline{A\overline{CD}}}$$

$$g = \overline{\overline{\overline{BCD}.\overline{ABC}}}$$

Mạch điện như hình 3.28



Hình 3.28 Sơ đồ nguyên lý mạch giải mã BCD sang LED 7 đoạn Anode

3.3.6 Thiết kế mạch giải mã 3 sang 8 đường từ các mạch giải mã 2 sang 4 đường

Trường hợp 1:

- Mạch giải mã 3 sang 8 đường có ngõ vào cho phép tác động mức thấp.
- Các mạch giải mã 2 sang 4 đường có ngõ vào cho phép tác động mức cao



Hình 3.29 IC giải mã 2 sang 4 có ngõ ra tích cực thấp

Các ngõ ra của mạch giải mã 3 sang 8 đường

$O_0 = O_{01}$ $O_1 = O_{11}$ $O_2 = O_{21}$ $O_3 = O_{31}$

$O_4 = O_{02}$ $O_5 = O_{12}$ $O_6 = O_{22}$ $O_7 = O_{32}$

Các ngõ vào I_0 và I_1 nối chung với nhau, E_1 và E_2 thực hiện mạch điều khiển như sau:

Ngõ vào		Ngõ ra	
E	I_2	E_1	E_2
0	0	1	0
0	1	0	1
1	0	0	0
1	1	0	0

Hàm điều khiển E_1 và E_2 như sau:

$E_1 = \overline{E}.\overline{I_2} = \overline{E + I_2}$ $E_2 = \overline{E}.I_2$



Hình 3.30 Sơ đồ mạch giải mã 3 sang 8 đường thực hiện từ các mạch giải mã 2 sang 4 đường

Trường hợp 2:

- Mạch giải mã 3 sang 8 đường có ngõ vào cho phép tác động mức thấp.
- Các mạch giải mã 2 sang 4 đường không có ngõ vào cho phép.



Hình 3.31 IC giải mã 2 sang 4 có ngõ ra tích cực cao

Cách thực hiện như sau:

Các ngõ vào I_0 và I_1 nối chung với nhau

Các ngõ ra của mạch giải mã 2 sang 4 đường 3 sang 8 đường

$O_{01} = \overline{I_1}.\overline{I_0}$ $\quad$ $O_{11} = \overline{I_1}.I_0$

$O_{21} = I_1.\overline{I_0}$ $\quad$ $O_{31} = I_1.I_0$

$O_{02} = \overline{I_1}.\overline{I_0}$ $\quad$ $O_{12} = \overline{I_1}.I_0$

$O_{22} = I_1.\overline{I_0}$ $\quad$ $O_{32} = I_1.I_0$

$O_0 = \overline{E}.\overline{I_2}.\overline{I_1}.\overline{I_0}$ $\quad$ $O_1 = \overline{E}.\overline{I_2}.\overline{I_1}.I_0$

$O_2 = \overline{E}.\overline{I_2}.I_1.\overline{I_0}$ $\quad$ $O_3 = \overline{E}.\overline{I_2}.I_1.I_0$

$O_4 = \overline{E}.I_2.\overline{I_1}.\overline{I_0}$ $\quad$ $O_5 = \overline{E}.I_2.\overline{I_1}.I_0$

$O_6 = \overline{E}.I_2.I_1.\overline{I_0}$ $\quad$ $O_7 = \overline{E}.I_2.I_1.I_0$

Vậy ta có được:

$O_0 = \overline{E}.\overline{I_2}.O_{01}$ $\quad$ $O_1 = \overline{E}.\overline{I_2}.O_{11}$

$O_2 = \overline{E}.\overline{I_2}.O_{21}$ $\quad$ $O_3 = \overline{E}.\overline{I_2}.O_{31}$

$O_4 = \overline{E}.I_2.O_{02}$ $\quad$ $O_5 = \overline{E}.I_2.O_{12}$

$O_6 = \overline{E}.I_2.O_{22}$ $\quad$ $O_7 = \overline{E}.I_2.O_{32}$

Mạch kết nối như hình 3.32



Hình 3.32 Mạch kết nối từ 2 mạch giải mã 2 sang 4 thành mạch giải mã 3 sang 8

3.3.7 Mạch chuyển mã

Ví dụ 3.1: Thiết kế mạch chuyển từ mã nhị phân 4 bit sang mã Gray

Giải:

Sơ đồ khối:



Hình 3.33 Sơ đồ khối mạch chuyển mã nhị phân sang mã Gray

Bảng trạng thái

Ngõ vào				Ngõ ra			
B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

Hàm ngõ ra

$$G_0 = \overline{B_3}.\overline{B_2}.\overline{B_1}B_0 + \overline{B_3}.\overline{B_2}B_1\overline{B_0} + \overline{B_3}B_2\overline{B_1}B_0 + \overline{B_3}B_2B_1\overline{B_0}$$
$$+ B_3\overline{B_2}.\overline{B_1}B_0 + B_3\overline{B_2}B_1\overline{B_0} + B_3B_2\overline{B_1}B_0 + B_3B_2B_1\overline{B_0}$$

$$G_1 = \overline{B_3}.\overline{B_2}B_1\overline{B_0} + \overline{B_3}.\overline{B_2}B_1B_0 + \overline{B_3}B_2\overline{B_1}.\overline{B_0} + \overline{B_3}B_2\overline{B_1}B_0$$
$$+B_3\overline{B_2}B_1\overline{B_0} + B_3\overline{B_2}B_1B_0 + B_3B_2\overline{B_1}.\overline{B_0} + B_3B_2\overline{B_1}B_0$$

$$G_2 = \overline{B_3}B_2\overline{B_1}.\overline{B_0} + \overline{B_3}B_2\overline{B_1}B_0 + \overline{B_3}B_2B_1\overline{B_0} + \overline{B_3}B_2B_1B_0$$
$$+ B_3\overline{B_2}.\overline{B_1}.\overline{B_0} + B_3\overline{B_2}.\overline{B_1}B_0 + B_3\overline{B_2}B_1\overline{B_0} + B_3\overline{B_2}B_1B_0$$

$$G_3 = B_3\overline{B_2}.\overline{B_1}.\overline{B_0} + B_3\overline{B_2}.\overline{B_1}B_0 + B_3\overline{B_2}B_1\overline{B_0} + B_3\overline{B_2}B_1B_0$$
$$+B_3B_2\overline{B_1}.\overline{B_0} + B_3B_2\overline{B_1}B_0 + B_3B_2B_1\overline{B_0} + B_3B_2B_1B_0$$

Đơn giản hàm ta có được:

$G_0 = B_0 \oplus B_1$ $\quad$ $G_1 = B_1 \oplus B_2$ $\quad$ $G_2 = B_2 \oplus B_3$
$G_3 = B_3$

Mạch điện như hình 3.34



Hình 3.34 Sơ đồ nguyên lý mạch chuyển mã nhị phân 4 bit sang mã Gray

Ví dụ 3.2: Thiết kế mạch chuyển từ mã BCD sang mã thừa 3

Giải:

Sơ đồ khối



Hình 3.35 Sơ đồ khối mạch chuyển mã BCD sang mã thừa 3

Bảng trạng thái

Ngõ vào				Ngõ ra			
D	C	B	A	E_3	E_2	E_1	E_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

Viết hàm và đơn giản hàm ta được:

$E_0 = \overline{A}E_1 = \overline{A \oplus B}$ $E_2 = (A + B) \oplus C$ $E_3 = (A + B)C + D$

Mạch điện như hình 3.36



Hình 3.36 Sơ đồ nguyên lý mạch chuyển mã BCD sang mã thừa 3

3.4 Mạch đa hợp (MULTIPLEXER)

Trong truyền dữ liệu, để tiết kiệm đường truyền người ta dùng một đường dây để truyền nhiều kênh dữ liệu. Như vậy phải thực hiện việc chọn nguồn dữ liệu từ nhiều nguồn khác nhau để truyền. Để thực hiện việc này người ta thường sử dụng mạch đa hợp.

Mạch đa hợp còn được gọi là mạch ghép kênh có n kênh vào và 1 kênh ra. Với n kênh vào thì cần thiết phải có m đường tín hiệu chọn kênh ($2^m \geq n$). Tương ứng với một tổ hợp trạng thái ngõ vào chọn kênh thì sẽ có một kênh vào được nối đến ngõ ra. Sơ đồ khối tổng quát mạch đa hợp như hình 3.37.



Hình 3.37 Sơ đồ khối mạch đa hợp n kênh vào

Trong đó I_0, I_1, …, I_{n-1} là các ngõ vào tín hiệu, E là ngõ vào cho phép, S_0, S_1, …, S_{m-1} là các ngõ vào chọn kênh, O là ngõ ra.

3.4.1 Mạch đa hợp 2 kênh vào, có ngõ vào cho phép E tác động mức cao

Sơ đồ khối



Hình 3.38 Sơ đồ khối mạch đa hợp 2 kênh vào

Bảng trạng thái

Ngõ vào				Ngõ ra
E	S_0	I_1	I_0	O
0	x	x	x	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

I_1I_0 \ ES_0	00	01	11	10
00	0	0	0	0
01	0	0	0	1
11	0	0	1	1
10	0	0	1	0

Hàm ngõ ra

$$O = E\overline{S_0}I_0 + ES_0I_1$$

Cũng có thể sử dụng bảng trạng thái rút gọn và viết hàm ngõ ra như sau:

Ngõ vào		Ngõ ra	
E	S_0	O	
0	x	0	
1	0	I_0	$\rightarrow E\overline{S_0}I_0$
1	1	I_1	$\rightarrow ES_0I_1$

Vậy ta cũng có được hàm ngõ ra: $O = E\overline{S_0}I_0 + ES_0I_1$

Mạch điện như hình 3.39



Hình 3.39 Sơ đồ nguyên lý mạch đa hợp 2 kênh vào

3.4.2 Mạch đa hợp 4 kênh vào, có ngõ vào cho phép E tác động mức cao

Cũng giống như mạch đa hợp 2 kênh vào, chỉ thay đổi ở ngõ vào là 4 ngõ vào tín hiệu và tín hiệu chọn kênh phải có 2 đường.

Sơ đồ khối



Hình 3.40 Sơ đồ khối mạch đa hợp 4 kênh vào, có ngõ vào cho phép E tác động mức cao

Bảng trạng thái

Ngõ vào			Ngõ ra	
E	S_1	S_0	O	
0	x	x	0	
1	0	0	I_0	$\rightarrow E\overline{S_1S_0}I_0$

1	0	1	I_1	$\rightarrow E\overline{S_1}S_0I_1$
1	1	0	I_2	$\rightarrow ES_1\overline{S_0}I_2$
1	1	1	I_3	$\rightarrow ES_1S_0I_3$

Hàm ngõ ra

$$O = E\overline{S_1S_0}I_0 + E\overline{S_1}S_0I_1 + ES_1\overline{S_0}I_2 + ES_1S_0I_3$$

Mạch điện như hình 3.41



Hình 3.41 Sơ đồ nguyên lý mạch đa hợp 4 kênh, có ngõ vào cho phép E tác động mức cao

3.4.3 Mạch đa hợp 4 kênh vào, có ngõ vào cho phép E tác động mức thấp

Sơ đồ khối



Hình 3.42 Sơ đồ khối mạch đa hợp 4 kênh vào, có ngõ vào cho phép E tác động mức thấp

Bảng trạng thái

Ngõ vào			Ngõ ra	
E	S_1	S_0	O	
1	x	x	0	
0	0	0	I_0	$\rightarrow \overline{E}\overline{S_1}\overline{S_0}I_0$
0	0	1	I_1	$\rightarrow \overline{E}\overline{S_1}S_0I_1$
0	1	0	I_2	$\rightarrow \overline{E}S_1\overline{S_0}I_2$
0	1	1	I_3	$\rightarrow \overline{E}S_1S_0I_3$

Hàm ngõ ra

$$O = \overline{E}\overline{S_1}\overline{S_0}I_0 + \overline{E}\overline{S_1}S_0I_1 + \overline{E}S_1\overline{S_0}I_2 + \overline{E}S_1S_0I_3$$

Mạch điện như hình 3.43



Hình 3.43 Sơ đồ nguyên lý mạch đa hợp 4 kênh, có ngõ vào cho phép E tác động mức thấp

3.4.4 Mạch đa hợp 8 kênh vào, có ngõ vào cho phép E tác động mức cao

Sơ đồ khối



Hình 3.44 Sơ đồ khối mạch đa hợp 8 kênh vào, có ngõ vào cho phép E tác động mức cao

Bảng trạng thái

Ngõ vào				Ngõ ra	
E	S_2	S_1	S_0	O	
0	x	x	x	0	
1	0	0	0	I_0	$\rightarrow E\overline{S_2}\overline{S_1}\overline{S_0}I_0$
1	0	0	1	I_1	$\rightarrow E\overline{S_2}\overline{S_1}S_0I_1$
1	0	1	0	I_2	$\rightarrow E\overline{S_2}S_1\overline{S_0}I_2$
1	0	1	1	I_3	$\rightarrow E\overline{S_2}S_1S_0I_3$
1	1	0	0	I_4	$\rightarrow ES_2\overline{S_1}\overline{S_0}I_4$
1	1	0	1	I_5	$\rightarrow ES_2\overline{S_1}S_0I_5$
1	1	1	0	I_6	$\rightarrow ES_2S_1\overline{S_0}I_6$
1	1	1	1	I_7	$\rightarrow ES_2S_1S_0I_7$

Hàm ngõ ra

$$O = E\overline{S_2S_1S_0}I_0 + E\overline{S_2S_1}S_0I_1 + E\overline{S_2}S_1\overline{S_0}I_2 + E\overline{S_2}S_1S_0I_3 + ES_2\overline{S_1S_0}I_4 + ES_2\overline{S_1}S_0I_5 + ES_2S_1\overline{S_0}I_6 + ES_2S_1S_0I_7$$

Mạch điện như hình 3.45



Hình 3.45 Sơ đồ nguyên lý mạch đa hợp 8 kênh, có ngõ vào cho phép E tác động mức cao

3.4.5 Mở rộng số kênh vào cho mạch đa hợp

Ví dụ 3.3: Thiết kế mạch đa hợp 4 kênh vào từ các mạch đa hợp 2 kênh vào

Trường hợp 1:

- Mạch đa hợp 2 kênh vào có ngõ vào cho phép E tác động mức cao
- Mạch đa hợp 4 kênh vào có ngõ vào cho phép E tác động mức thấp

Sơ đồ khối các mạch như sau:



Hình 3.46 Sơ đồ khối các mạch Mux cần ghép từ 4 sang 1 dạng 1

Hàm ngõ ra của các mạch như sau

$$O_1 = E_1\overline{S_0}I_0 + E_1S_0I_1$$

$O_2 = E_2\overline{S_0}I_2 + E_2S_0I_3$ (lấy ngõ vào I_0, I_1 của mạch đa hợp 2 kênh vào làm ngõ vào I_2, I_3 cho mạch đa hợp 4 kênh vào)

$$O = \overline{ES_1S_0}I_0 + \overline{ES_1}S_0I_1 + \overline{E}S_1\overline{S_0}I_2 + \overline{E}S_1S_0I_3$$

Ta sẽ lấy $O = O_1 + O_2$, và cân bằng hai vế ta sẽ có:

$$E_1 = \overline{ES_1} = \overline{E + S_1} \text{ và } E_1 = \overline{E}S_1$$

Mạch chuyển đổi như sau:



Hình 3.47 Sơ đồ mạch đa hợp 4 kênh vào sử dụng các mạch đa hợp 2 kênh vào dạng 1

Trường hợp 2:

- Mạch đa hợp 2 kênh vào không có ngõ vào cho phép
- Mạch đa hợp 4 kênh vào có ngõ vào cho phép E tác động mức thấp

Sơ đồ khối các mạch như sau:



Hình 3.48 Sơ đồ khối các mạch Mux cần ghép từ 4 sang 1 dạng 2

Hàm ngõ ra của các mạch như sau

$$O_1 = \overline{S_0}I_0 + S_0I_1$$

$O_2 = \overline{S_0}I_2 + S_0I_3$ (lấy ngõ vào I_0, I_1 của mạch đa hợp 2 kênh vào làm ngõ vào I_2, I_3 cho mạch đa hợp 4 kênh vào)

$$O = \overline{E}\overline{S_1}\overline{S_0}I_0 + \overline{E}\overline{S_1}S_0I_1 + \overline{E}S_1\overline{S_0}I_2 + \overline{E}S_1S_0I_3$$
$$= \overline{E}\overline{S_1}(\overline{S_0}I_0 + S_0I_1) + \overline{E}S_1(\overline{S_0}I_2 + S_0I)$$
$$O = \overline{E}\overline{S_1}O_1 + \overline{E}S_1O_2$$

Mạch chuyển đổi như sau:



Hình 3.49 Sơ đồ mạch đa hợp 4 kênh vào sử dụng các mạch đa hợp 2 kênh vào dạng 2

3.4.6 Ứng dụng mạch đa hợp

Biến đổi dữ liệu song song thành nối tiếp



Hình 3.50 Mạch biến đổi dữ liệu song song thành nối tiếp

Một mạch đa hợp kết hợp với một mạch đếm có thể biến đổi chuỗi dữ liệu song song ở ngõ vào thành chuỗi dữ liệu nối tiếp ở ngõ ra (hình 3.50).

Nếu cung cấp cho các ngõ vào hình 3.50 bằng các mức logic cố định thì ngõ ra của mạch sẽ tạo được một chuỗi xung tuần hoàn. Đây cũng là ứng dụng tạo chuỗi xung tuần hoàn của mạch đa hợp.

Tạo hàm logic



Hình 3.51 Sơ đồ mạch tạo hàm logic 3 biến

Một mạch 2^n kênh vào có thể tạo hàm n biến bằng cách cho các biến vào ngõ điều khiển và cho giá trị của hàm vào ngõ vào dữ liệu. Một mạch tạo hàm logic 3 biến Y(A,B,C) có sơ đồ hình 3.51.

Ví dụ 3.4: Sử dụng mạch đa hợp 8 kênh vào để tạo hàm 3 biến sau:

$$Y = \overline{A}.\overline{B}.\overline{C} + \overline{A}.\overline{B}C + \overline{A}BC + A\overline{B}C + AB\overline{C}$$

Giải:

Từ hàm trên ta có được

Y(0,0,0) = 1, Y(0,0,1) = 1, Y(0,1,0) = 0, Y(0,1,1) = 1, Y(1,0,0) = 0, Y(1,0,1) = 1, Y(1,1,0) = 1 và Y(1,1,1) = 0

Mạch biểu diễn như hình 3.52



Hình 3.52 Sơ đồ mạch biểu diễn hàm Y đa hợp 8 sang 1

3.5 Mạch giải đa hợp (DEMULTIPLEXER)

Mạch giải đa hợp còn được gọi là mạch tách kênh thực chất là mạch giải mã trong đó có ngõ vào cho phép sử dụng thành ngõ vào dữ liệu và ngõ vào tổ hợp nhị phân sử dụng thành ngõ vào chọn kênh ra.

Sơ đồ khối tổng quát của mạch giải đa hợp như hình 3.53



Hình 3.53 Sơ đồ khối tổng quát mạch giải đa hợp 1 sang n kênh ra

Trong đó: I là ngõ vào, E là ngõ vào cho phép, O là các ngõ ra và S là các ngõ vào chọn kênh ra. Tín hiệu chọn kênh có m đường thì sẽ có 2^m tổ hợp lựa chọn tương ứng n kênh ra ($2^m = n$).

Trên thị trường, người ta chế tạo mạch giải mã và giải đa hợp chung trong một IC, tùy theo điều kiện sử dụng chúng ta sẽ có cách kết nối thích hợp. Ví dụ IC 74138 là IC giải mã 3 sang 8 đường đồng thời cũng là IC giải đa hợp 1 sang 8 kênh ra. Sau đây chúng ta sẽ thiết kế một số mạch giải đa hợp cơ bản nhất.

3.5.1 Mạch giải đa hợp 1 sang 2 kênh ra, có ngõ vào cho phép E tác động mức cao

Sơ đồ khối



Hình 3.54 Sơ đồ khối mạch giải đa hợp 1 sang 2 kênh ra

Mạch này có 2 kênh ra nên chỉ cần 1 ngõ vào điều khiển kênh ra (S_0). Khi $S_0 = 0$ dữ liệu ra tại O_0, khi $S_0 = 1$ dữ liệu ra tại O_1. Bảng trạng thái hoạt động của mạch như sau:

Ngõ vào			Ngõ ra		
E	S_0	I	O_1	O_0	
0	0	0	0	0	
0	0	1	0	0	
0	1	0	0	0	
0	1	1	0	0	
1	0	0	0	0	
1	0	1	0	1	$\rightarrow E\overline{S_0}I$
1	1	0	0	0	
1	1	1	1	0	$\rightarrow ES_1I$

Bảng trạng thái cũng có thể được rút gọn như sau :

Ngõ vào		Ngõ ra		
E	S_0	O_1	O_0	
0	x	0	0	
1	0	0	I	$\rightarrow E\overline{S_0}I$
1	1	I	0	$\rightarrow ES_0I$

Hàm ngõ ra

$$O_0 = E\overline{S_0}I \qquad\qquad O_1 = ES_0I$$

Mạch điện như hình 3.55



Hình 3.55 Sơ đồ nguyên lý mạch giải đa hợp 1 sang 2 kênh ra

3.5.2 Mạch giải đa hợp 1 sang 4 kênh ra, có ngõ vào cho phép E tác động mức thấp

Mạch giải đa hợp này có 1 ngõ vào tín hiệu I được tách thành 4 kênh ra (O_0, O_1, O_2, O_3). Do vậy, mạch phải tối thiểu 2 ngõ vào chọn kênh (S_0, S_1) để có 4 tổ hợp tương ứng với 4 kênh ra. Sơ đồ khối của mạch như hình 3.56.



Hình 3.56 Sơ đồ khối mạch giải đa hợp 1 sang 4

Bảng trạng thái

Ngõ vào			Ngõ ra			
E	S_1	S_0	O_3	O_2	O_1	O_0
1	x	x	0	0	0	0

0	0	0	0	0	0	I	$\rightarrow \overline{E}.\overline{S_1}.\overline{S_0}.I$
0	0	1	0	0	I	0	$\rightarrow \overline{E}.\overline{S_1}.S_0.I$
0	1	0	0	I	0	0	$\rightarrow \overline{E}.S_1.\overline{S_0}.I$
0	1	1	I	0	0	0	$\rightarrow \overline{E}.S_1.S_0.I$

Hàm ngõ ra

$O_0 = \overline{E}.\overline{S_1}.\overline{S_0}.I$ $\quad$ $O_1 = \overline{E}.\overline{S_1}.S_0.I$

$O_2 = \overline{E}.S_1.\overline{S_0}.I$ $\quad$ $O_3 = \overline{E}.S_1.S_0.I$

Mạch điện như hình 3.57



Hình 3.57 Sơ đồ nguyên lý mạch giải đa hợp 1 sang 4 kênh ra

3.5.3 Mạch giải đa hợp 1 sang 8 kênh ra, có ngõ vào cho phép E tác động mức thấp

Mạch giải đa hợp này có 1 ngõ vào tín hiệu I được tách thành 8 kênh ra (O_0, O_1, O_2, O_3, O_4, O_5, O_6, O_7). Do vậy, mạch phải tối thiểu 3 ngõ vào chọn kênh (S_0, S_1, S_2) để có 8 tổ hợp tương ứng với 8 kênh ra. Sơ đồ khối của mạch như hình 3.58.



Hình 3.58 Sơ đồ khối mạch giải đa hợp 1 sang 8 kênh ra

Bảng trạng thái

Ngõ vào				Ngõ ra								
E	S_2	S_1	S_0	O_7	O_6	O_5	O_4	O_3	O_2	O_1	O_0	
1	x	x	x	0	0	0	0	0	0	0	0	
0	0	0	0	0	0	0	0	0	0	0	I	$\rightarrow \overline{E}.\overline{S_2}.\overline{S_1}.\overline{S_0}.I$
0	0	0	1	0	0	0	0	0	0	I	0	$\rightarrow \overline{E}.\overline{S_2}.\overline{S_1}.S_0.I$
0	0	1	0	0	0	0	0	0	I	0	0	$\rightarrow \overline{E}.\overline{S_2}.S_1.\overline{S_0}.I$
0	0	1	1	0	0	0	0	I	0	0	0	$\rightarrow \overline{E}.\overline{S_2}.S_1.S_0.I$
0	1	0	0	0	0	0	I	0	0	0	0	$\rightarrow \overline{E}.S_2.\overline{S_1}.\overline{S_0}.I$
0	1	0	1	0	0	I	0	0	0	0	0	$\rightarrow \overline{E}.S_2.\overline{S_1}.S_0.I$
0	1	1	0	0	I	0	0	0	0	0	0	$\rightarrow \overline{E}.S_2.S_1.\overline{S_0}.I$
0	1	1	1	I	0	0	0	0	0	0	0	$\rightarrow \overline{E}.S_2.S_1.S_0.I$

Hàm ngõ ra

$$O_0 = \overline{E}.\overline{S_2}.\overline{S_1}.\overline{S_0}.I \qquad O_1 = \overline{E}.\overline{S_2}.\overline{S_1}.S_0.I$$

$$O_2 = \overline{E}.\overline{S_2}.S_1.\overline{S_0}.I \qquad O_3 = \overline{E}.\overline{S_2}.S_1.S_0.I$$

$$O_4 = \overline{E}.S_2.\overline{S_1}.\overline{S_0}.I \qquad O_5 = \overline{E}.S_2.\overline{S_1}.S_0.I$$

$$O_6 = \overline{E}.S_2.S_1.\overline{S_0}.I \qquad O_7 = \overline{E}.S_2.S_1.S_0.I$$

Mạch điện như hình 3.59



Hình 3.59 Sơ đồ nguyên lý mạch giải đa hợp 1 sang 8 kênh ra

Mạch giải đa hợp 8 kênh ra cũng có thể được thực hiện từ các mạch giải đa hợp 4 kênh ra hoặc từ các mạch giải đa hợp 2 kênh ra. Mạch giải đa hợp 4 kênh ra cũng có thể được thực hiện từ các mạch giải đa hợp 2 kênh ra. Sau đây là một số trường hợp ví dụ.

Trường hợp 1: Thực hiện mạch giải đa hợp 4 kênh ra từ các mạch giải đa hợp 2 kênh ra như hình 3.60



Hình 3.60 Sơ đồ khối mạch giải đa hợp 4 kênh ra từ các mạch giải đa hợp 2 kênh ra

Hàm ngõ ra của các mạch như sau :

$$O_{01} = E_1\overline{S_0}I \qquad O_{11} = E_1S_0I$$

$$O_{02} = E_2\overline{S_0}I \qquad O_{12} = E_2S_0I$$

$$O_0 = \overline{E}.\overline{S_1}.\overline{S_0}.I \qquad O_1 = \overline{E}.\overline{S_1}.S_0.I$$

$$O_2 = \overline{E}.S_1.\overline{S_0}.I \qquad O_3 = \overline{E}.S_1.S_0.I$$

Các ngõ vào I của mạch giải đa hợp 2 kênh ra nối chung với nhau tạo thành ngõ vào I của mạch giải đa hợp 4 kênh ra, ngõ vào S_0 của mạch giải đa hợp 2 kênh ra nối chung với nhau tạo thành ngõ vào S_0 của mạch giải đa hợp 4 kênh ra.

Sử dụng các ngõ ra O_{01}, O_{11}, O_{02}, O_{12} như là các ngõ ra O_0, O_1, O_2, O_3 chúng ta sẽ có được:

$$O_0 = O_{01} \rightarrow E_1\overline{S_0}I = \overline{E}.\overline{S_1}.\overline{S_0}.I \rightarrow E_1 = \overline{E}.\overline{S_1} \rightarrow E_1 = \overline{E + S_1}$$

$$O_1 = O_{11} \rightarrow E_1S_0I = \overline{E}.\overline{S_1}.S_0.I \rightarrow E_1 = \overline{E}.\overline{S_1} \rightarrow E_1 = \overline{E + S_1}$$

$$O_2 = O_{02} \rightarrow E_2\overline{S_0}I = \overline{E}.S_1.\overline{S_0}.I \rightarrow E_2 = \overline{E}.S_1$$

$$O_3 = O_{12} \rightarrow E_2S_0I = \overline{E}.S_1.S_0.I \rightarrow E_2 = \overline{E}.S_1$$

Mạch thực hiện như hình 3.61



Hình 3.61 Mạch giải đa hợp 4 kênh ra từ các mạch giải đa hợp 2 kênh ra

Trường hợp 2: Thực hiện mạch giải đa hợp 4 kênh ra từ các mạch giải đa hợp 2 kênh ra như hình 3.62



Hình 3.62 Ghép nối mạch 1 sang 4

Trong trường hợp này ngõ vào S_0 của mạch giải đa hợp 2 kênh ra nối chung với nhau tạo thành ngõ vào S_0 của mạch giải đa hợp 4 kênh ra. Sử dụng các ngõ ra O_{01}, O_{11}, O_{02}, O_{12} như là các ngõ ra O_0, O_1, O_2, O_3 và sử dụng bảng trạng thái ghép mạch như sau:

Ngõ vào		Ngõ ra	
E	S_1	I_2	I_1
1	x	0	0
0	0	0	I
0	1	I	0

Hàm cho các ngõ I_2, I_1 như sau:

$$I_1 = \overline{E}.\overline{S_1}.I \qquad I_2 = \overline{E}.S_1.I$$

Mạch thực hiện như hình 3.63



Hình 3.63 Mạch ghép nối 1 sang 4 hoàn chỉnh

3.6 Mạch cộng nhị phân

3.6.1 Mạch cộng bán phần (Half Adder - HA)

Cộng bán phần là cộng hai số nhị phân 1 bit cho ra kết quả ghi lại 1 bit và nhớ lại 1 bit. Cộng bán phần chỉ thực hiện cho cột số cuối cùng của một số nhị phân (cột số có trọng số bằng 0).

Sơ đồ khối



Trong đó

A, B là 2 bit ngõ vào cộng (số hạng)

S là kết quả ghi lại

C_o là số nhớ

Hình 3.64 Sơ đồ khối của mạch cộng nhị phân bán phần

Bảng trạng thái:

Ngõ vào		Ngõ ra	
A	B	S	C_o
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Hàm ngõ ra

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C_o = AB$$

Mạch điện như hình 3.65



Hình 3.65 Sơ đồ nguyên lý mạch cộng bán phần

3.6.2 Mạch cộng toàn phần (Full Adder – FA)

Cộng toàn phần là cộng hai số nhị phân 1 bit và cộng thêm bit nhớ của cột có trọng số nhỏ hơn 1 đơn vị. Cộng toàn phần cho phép cộng bất kỳ ở cột số nào của số nhị phân.

Sơ đồ khối



Trong đó: A, B là 2 bit ngõ vào cộng (số hạng)

S là kết quả ghi lại, C_o là số nhớ

C_I: số nhớ của cột số có trọng số thấp hơn 1 đơn vị

Hình 3.66 Sơ đồ khối của mạch cộng nhị phân bán phần

Bảng trạng thái

Ngõ vào			Ngõ ra	
A	B	C_I	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Hàm ngõ ra

$$S = \overline{A}.\overline{B}.C_I + \overline{A}.B.\overline{C_I} + A.\overline{B}.\overline{C_I} + A.B.C_I$$

$$S = (\overline{A}.\overline{B} + A.B)C_I + (\overline{A}.B + A.\overline{B})\overline{C_I}$$

$$S = (\overline{A \oplus B})C_I + (A \oplus B)\overline{C_I}$$

$$S = (A \oplus B) \oplus C_I$$

Sử dụng bảng Karnaugh để tối giản hàm cho C_o

C_I \ AB	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_o = AB + AC_I + BC_I = AB + (A + B)C_I$$

Nếu không sử dụng bảng Karnaugh thì C_o được viết như sau:

$$C_o = \overline{A}.B.C_I + A.\overline{B}.C_I + A.B.\overline{C_I} + A.B.C_I$$

$$C_o = (\overline{A}.B + A.\overline{B})C_I + A.B(\overline{C_I} + C_I)$$

$$C_o = A.B + (A \oplus B)C_I$$

Mạch điện như hình 3.67



Hình 3.67 Sơ đồ nguyên lý mạch cộng toàn phần

Mạch cộng toàn phần cũng có thể được thiết kế từ các mạch cộng bán phần như sau:

Giả sử cộng toàn phần hai số X và Y

X + Y + C_I → Kết quả S và số nhớ C_o

Với $S = (X \oplus Y) \oplus C_I$ và $C_o = XY + (X \oplus Y)C_I$

Mạch cộng bán phần thứ nhất

X + Y → Kết quả S_1 và số nhớ C_{o1}

Với $S_1 = X \oplus Y$ và $C_{o1} = XY$

Mạch cộng bán phần thứ hai

$S_1 + C_I \rightarrow$ Kết quả S_2 và số nhớ C_{o2}

Với $S_2 = S_1 \oplus C_I = (X \oplus Y) \oplus C_I$ và $C_{o2} = S_1 C_I = (X \oplus Y) C_I$

Vậy $S = S_2$ và $C_o = C_{o1} + C_{o2}$

Mạch thực hiện như hình 3.68



Hình 3.68 Mạch cộng toàn phần từ 2 mạch cộng bán phần

3.6.3 Mạch cộng nhị phân nhiều bit

Giả sử cộng 2 số nhị phân A và B 4 bit

	C_{I3}	C_{I2}	C_{I1}	C_{I0}
+	A_3	A_2	A_1	A_0
	B_3	B_2	B_1	B_0
C_{o3}	S_3	S_2	S_1	S_0
		C_{o2}	C_{o1}	C_{o0}

Trong đó:

$C_{I0} = 0$ $C_{I1} = C_{o0}$ $C_{I2} = C_{o1}$ $C_{I3} = C_{o2}$

Mạch thực hiện như hình 3.69



Hình 3.69 Sơ đồ mạch cộng nhị phân 4 bit

3.6.4 Mạch cộng hai mã BCD sử dụng mạch cộng nhị phân 4 bit

Mạch cộng nhị phân 4 bit có thể tích hợp lại thành một khối như sau:



Hình 3.70 Sơ đồ khối mạch cộng nhị phân 4 bit

Trong đó: $C_I = C_{I0}$, $C_o = C_{o3}$

Các trạng thái ngõ ra khi cho các ngõ vào A và B mã BCD bất kỳ và $C_I = 1$

Trạng thái	C_o	S_3	S_2	S_1	S_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	0
3	0	0	0	1	1
4	0	0	1	0	0
5	0	0	1	0	1
6	0	0	1	1	0
7	0	0	1	1	1
8	0	1	0	0	0
9	0	1	0	0	1
10	0	1	0	1	0
11	0	1	0	1	1
12	0	1	1	0	0
13	0	1	1	0	1
14	0	1	1	1	0
15	0	1	1	1	1
16	1	0	0	0	0
17	1	0	0	0	1
18	1	0	0	1	0
19	1	0	0	1	1

Từ bảng các trạng thái trên nhận xét thấy, nếu kết quả phép cộng ra từ trạng thái 0 đến 9 đúng mã BCD thì không cần hiệu chỉnh kết quả ngõ ra. Từ trạng thái 10 đến 15 có kết quả phép cộng ra không đúng mã BCD nên cần phải hiệu chỉnh kết quả ngõ ra. Cuối cùng, trong trường hợp các trạng thái từ 16 đến 19, nếu xét theo mã BCD thì kết quả này đúng mã BCD nhưng mã BCD không trùng với mã BCD mà chúng ta mong muốn có được, nên cần hiệu chỉnh kết quả ngõ ra.

Nếu kết quả không đúng mã BCD thì phải hiệu chỉnh bằng cách cộng thêm 6 (0110) vào kết quả. Và kết quả nếu là các trạng thái từ 16 đến 19 thì cũng phải cộng thêm 6 (0110) mới cho ra kết quả đúng. Phương pháp thực hiện như sau:

Các trạng thái từ 10 đến 15 sử dụng một mạch nhận dạng để phát hiện ra các trạng thái này. Còn các trạng thái 16 đến 19 thì sẽ được nhận dạng bằng ngõ ra C_o ($C_o = 1$).

Thực hiện mạch nhận dạng số nhị phân ngõ ra (S_3, S_2, S_1, S_0) không phải mã BCD.

Đặt Y_1 là hàm nhận dạng, nếu đúng là mã BCD thì ngõ ra $Y_1 = 0$, còn nếu không đúng BCD thì ngõ ra $Y_1 = 1$. Bảng trạng thái của hàm Y_1 trình bày như sau:

Ngõ vào				Ngõ ra
S_3	S_2	S_1	S_0	Y_1
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Viết hàm Y_1 và tối giản hàm ta có được:

$Y_1 = (S_1 + S_2)S_3$

Vì $Y_1 = 1$ hoặc $C_o = 1$ đều phải hiệu chỉnh kết quả bằng cách cộng 6_{10} nên phải lập hàm Y tổng hợp theo bảng trạng thái

Y_1	C_o	Y
0	0	0
0	1	1
1	0	1
1	1	1

Hàm $Y = Y_1 + C_o$

Vậy nếu ngõ ra Y = 1 thì kết quả ngõ ra được cộng thêm 6_{10}, còn nếu ngõ ra Y = 0 thì kết quả ngõ ra sẽ cộng thêm 0. Mạch thực hiện như sau:



Hình 3.71 Sơ đồ mạch cộng BCD

3.6.5 Mạch nhân hai số nhị phân

Nhân hai số nhị phân 4 bit (X_3, X_2, X_1, X_0) và (Y_3, Y_2, Y_1, Y_0) như sau:

			x	X_3	X_2	X_1	X_0
				Y_3	Y_2	Y_1	Y_0
				X_3Y_0	X_2Y_0	X_1Y_0	X_0Y_0
		+	X_3Y_1	X_2Y_1	X_1Y_1	X_0Y_1	
			C_{I2}	C_{I1}	C_{I0}		
		C_{o4}	S_{40}	S_{30}	S_{20}	S_{10}	S_{00}
				C_{o3}	C_{o2}	C_{o1}	
	+	X_3Y_2	X_2Y_2	X_1Y_2	X_0Y_2		
		C_{I5}	C_{I4}	C_{I3}			
	C_{o8}	S_{51}	S_{41}	S_{31}	S_{21}	S_{11}	S_{01}
			C_{o7}	C_{o6}	C_{o5}		
+	X_3Y_3	X_2Y_3	X_1Y_3	X_0Y_3			
	C_{I8}	C_{I7}	C_{I6}				
C_{o12}	S_{62}	S_{52}	S_{42}	S_{32}	S_{22}	S_{12}	S_{02}
		C_{o11}	C_{o10}	C_{o9}			

S_{02}	$S_{02} = S_{01} = S_{00} = X_0Y_0$	
S_{12}	$S_{12} = S_{11} = S_{10}$ $X_1Y_0 + X_0Y_1 \rightarrow S_{10}, C_{o1}$	
S_{22}	$S_{22} = S_{21}$ $X_2Y_0 + X_1Y_1 + C_{I0} \rightarrow S_{20}, C_{o2}$	$C_{I0} = C_{o1}$
S_{32}	$X_3Y_0 + X_2Y_1 + C_{I1} \rightarrow S_{30}, C_{o3}$ $S_{30} + X_1Y_2 + C_{I3} \rightarrow S_{31}, C_{o6}$ $S_{31} + X_0Y_3 \rightarrow S_{32}, C_{o9}$	$C_{I1} = C_{o2}$ $C_{I3} = C_{o5}$
S_{42}	$X_3Y_1 + C_{I2} \rightarrow S_{40}, C_{o4}$ $S_{40} + X_2Y_2 + C_{I4} \rightarrow S_{41}, C_{o7}$ $S_{41} + X_1Y_3 + C_{I6} \rightarrow S_{42}, C_{o10}$	$C_{I2} = C_{o3}$ $C_{I4} = C_{o6}$ $C_{I6} = C_{o9}$
S_{52}	$C_{o4} + X_3Y_2 + C_{I5} \rightarrow S_{51}, C_{o8}$ $S_{51} + X_2Y_3 + C_{I7} \rightarrow S_{52}, C_{o11}$	$C_{I5} = C_{o7}$ $C_{I7} = C_{o10}$
S_{62}	$C_{o8} + X_3Y_3 + C_{I8} \rightarrow S_{62}, C_{o12}$	$C_{I8} = C_{o11}$

Mạch điện như hình 3.72



Hình 3.72 Sơ đồ nguyên lý mạch nhân hai số nhị phân 4 bit

3.7 Mạch trừ nhị phân

3.7.1 Mạch trừ bán phần (Half Subtractor - HS)

Mạch trừ nhị phân bán phần là mạch trừ hai số nhị phân 1 bit, mạch này chỉ sử dụng để trừ cột số cuối cùng của số nhị phân (cột số có trọng số bằng 0)

Sơ đồ khối



Trong đó

A là số bị trừ

B là số trừ

D là kết quả

B_o là số mượn

Hình 3.73 Sơ đồ khối mạch trừ bán phần

Bảng trạng thái

Ngõ vào		Ngõ ra	
A	B	D	B_o
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Hàm ngõ ra

$$D = \overline{A}B + A\overline{B} = A \oplus B$$

$$B_0 = \overline{A}B$$

Mạch điện như hình 3.74



Hình 3.74 Sơ đồ nguyên lý mạch trừ bán phần

3.7.2 Mạch trừ toàn phần (Full Subtractor – FS)

Trừ toàn phần là trừ hai số nhị phân 1 bit và trừ thêm bit mượn của cột có trọng số nhỏ hơn 1 đơn vị. Trừ toàn phần cho phép trừ bất kỳ ở cột số nào của số nhị phân.

Sơ đồ khối



Trong đó

A là số bị trừ

B là số trừ

D là kết quả

B_o là số mượn

B_I là bit mượn của cột số có trọng số thấp hơn 1 đơn vị (bit trả)

Hình 3.75 Sơ đồ khối mạch trừ toàn phần

Bảng trạng thái

Ngõ vào			Ngõ ra	
A	B	B_I	D	B_o
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Hàm ngõ ra

$$D = \overline{A}.\overline{B}.B_I + \overline{A}.B.\overline{B_I} + A.\overline{B}.\overline{B_I} + A.B.B_I$$

$$D = (\overline{A}.\overline{B} + A.B)B_I + (\overline{A}.B + A.\overline{B})\overline{B_I}$$

$$D = (\overline{A \oplus B})B_I + (A \oplus B)\overline{B_I}$$

$$D = (A \oplus B) \oplus B_I$$

Sử dụng bảng Karnaugh để tối giản hàm cho B_o

B_I \ AB	00	01	11	10
0	0	1	0	0
1	1	1	1	0

$$B_o = \overline{A}B + \overline{A}B_I + BB_I = \overline{A}B + (\overline{A} + B)B_I$$

Mạch điện như hình 3.76



Hình 3.76 Sơ đồ nguyên lý mạch trừ toàn phần

3.7.3 Mạch trừ nhiều bit

Thực hiện tương tự như mạch cộng nhị phân nhiều bit ta có được mạch trừ nhị phân như sau:



Hình 3.77 Sơ đồ mạch trừ nhị phân 4 bit

3.8 Mạch so sánh nhị phân

3.8.1 So sánh nhị phân 1 bit

Mạch này có hai ngõ vào A và B dùng để so sánh, kết quả có ba trường hợp xảy ra là A>B, A=B và A<B. Sơ đồ khối như sau:



Hình 3.78 Sơ đồ khối mạch so sánh nhị phân 1 bit

Bảng trạng thái

Ngõ vào		Ngõ ra		
A	B	$Y_{A>B}$	$Y_{A=B}$	$Y_{A<B}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Hàm ngõ ra

$$Y_{A>B} = A\overline{B}$$

$$Y_{A=B} = \overline{A}.\overline{B} + AB = \overline{A \oplus B}$$

$$Y_{A<B} = \overline{A}B$$

Mạch điện như hình 3.79



Hình 3.79 Sơ đồ nguyên lý mạch so sánh nhị phân 1 bit

3.8.2 Mạch so sánh nhị phân 2 bit

Mạch này có các ngõ vào A_1, A_0 so sánh với B_1, B_0 và kết quả cũng có 3 trường hợp xảy ra là A > B, A = B và A < B. Sơ đồ khối như sau:



Hình 3.80 Sơ đồ khối mạch so sánh nhị phân 2 bit

Bảng trạng thái

Ngõ vào				Ngõ ra		
A		B				
A_1	A_0	B_1	B_0	$Y_{A>B}$	$Y_{A=B}$	$Y_{A<B}$
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Hàm ngõ ra

Bảng Karnaugh $Y_{A>B}$

B_1B_0 \ A_1A_0	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	0	0
10	0	0	1	0

Bảng Karnaugh $Y_{A<B}$

B_1B_0 \ A_1A_0	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

$$Y_{A>B} = A_1\overline{B_1} + A_0\overline{B_1}.\overline{B_0} + A_1A_0\overline{B_0}$$

$$Y_{A<B} = \overline{A_1}B_1 + \overline{A_0}B_1B_0 + \overline{A_1}.\overline{A_0}B_0$$

$$Y_{A=B} = \overline{A_1}.\overline{A_0}.\overline{B_1}.\overline{B_0} + \overline{A_1}A_0\overline{B_1}B_0 + A_1\overline{A_0}B_1\overline{B_0} + A_1A_0B_1B_0$$

$$Y_{A=B} = \overline{A_1}.\overline{B_1}(\overline{A_0}.\overline{B_0} + A_0B_0) + A_1.B_1(\overline{A_0B_0} + A_0B_0)$$

$$Y_{A=B} = \overline{A_1}.\overline{B_1}(\overline{A_0 \oplus B_0}) + A_1.B_1(\overline{A_0 \oplus B_0})$$

$$Y_{A=B} = (\overline{A_1 \oplus B_1})(\overline{A_0 \oplus B_0})$$

Mạch điện như hình 3.81



Hình 3.81 Sơ đồ nguyên lý mạch so sánh nhị phân 2 bit

3.8.3 Mạch so sánh nhị phân 2 bit có ngõ vào mở rộng

Mạch so sánh không có ngõ vào mở rộng không thể ghép nhiều mạch lại để có thể so sánh nhiều bit hơn. Vì vậy, mạch so sánh có ngõ vào mở rộng giúp thực hiện điều này. Sơ đồ khối của mạch như hình 3.81.



Hình 3.82 Sơ đồ khối mạch so sánh nhị phân 2 bit có ngõ vào mở rộng

Với sơ đồ khối như trong hình 3.82 chúng ta thực hiện mạch so sánh nhị phân 4 bit như sau:



Hình 3.83 Sơ đồ kết nối mạch so sánh nhị phân 4 bit

Với $I_{1A>B} = 0$, $I_{1A=B} = 1$, $I_{1A<B} = 0$

Nếu $A_3>B_3$ thì $Y_{1A>B} = 1$, $Y_{1A=B} = 0$, $Y_{1A<B} = 0$. Tức là $I_{A>B} = 1$, $I_{A=B} = 0$, $I_{A<B} = 0$ thì bất chấp các ngõ vào A_1A_0, B_1B_0, ngõ ra $Y_{A>B} = 1$, $Y_{A=B} = 0$, $Y_{A<B} = 0$

Nếu $A_3<B_3$ thì $Y_{1A>B} = 0$, $Y_{1A=B} = 0$, $Y_{1A<B} = 1$. Tức là $I_{A>B} = 0$, $I_{A=B} = 0$, $I_{A<B} = 1$ thì bất chấp các ngõ vào A_1A_0, B_1B_0, ngõ ra $Y_{A>B} = 0$, $Y_{A=B} = 0$, $Y_{A<B} = 1$

Nếu $A_3 = B_3$ và $A_2 = B_2$ thì $Y_{1A>B} = 0$, $Y_{1A=B} = 1$, $Y_{1A<B} = 0$. Tức là $I_{A>B} = 0$, $I_{A=B} = 1$, $I_{A<B} = 0$ lúc đó kết quả ngõ ra $Y_{A>B}$, $Y_{A=B}$, $Y_{A<B}$ phụ thuộc vào việc so sánh giữa A_1A_0 và B_1B_0

Ta có bảng trạng thái của mạch so sánh này như sau:

Ngõ vào mở rộng			Ngõ vào so sánh				Ngõ ra		
			A		B				
$I_{A>B}$	$I_{A=B}$	$I_{A<B}$	A_1	A_0	B_1	B_0	$Y_{A>B}$	$Y_{A=B}$	$Y_{A<B}$
1	0	0	x	x	x	x	1	0	0
0	0	1	x	x	x	x	0	0	1
0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	1	0	0	1
0	1	0	0	0	1	0	0	0	1
0	1	0	0	0	1	1	0	0	1
0	1	0	0	1	0	0	1	0	0

0	1	0	0	1	0	1	0	1	0
0	1	0	0	1	1	0	0	0	1
0	1	0	0	1	1	1	0	0	1
0	1	0	1	0	0	0	1	0	0
0	1	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0
0	1	0	1	0	1	1	0	0	1
0	1	0	1	1	0	0	1	0	0
0	1	0	1	1	0	1	1	0	0
0	1	0	1	1	1	0	1	0	0
0	1	0	1	1	1	1	0	1	0

Hàm ngõ ra

$$Y_{A>B} = (A_1\overline{B_1} + A_0\overline{B_1}.\overline{B_0} + A_1A_0\overline{B_0})I_{A=B} + I_{A>B}\overline{I_{A=B}}.\overline{I_{A<B}}$$

$$Y_{A=B} = (\overline{A_1 \oplus B_1})(\overline{A_0 \oplus B_0})x(\overline{I_{A>B}}I_{A=B}\overline{I_{A<B}})$$

$$Y_{A<B} = (\overline{A_1}B_1 + \overline{A_0}B_1B_0 + \overline{A_1}.\overline{A_0}B_0)I_{A=B} + \overline{I_{A>B}}.\overline{I_{A=B}}I_{A<B}$$

Mạch điện như hình 3.84



Hình 3.84 Sơ đồ nguyên lý mạch so sánh nhị phân 2 bit có ngõ vào mở rộng

3.9 Mạch tạo và kiểm tra chẵn lẻ - PARITY

Trong những hệ thống truyền dữ liệu số, dữ liệu được truyền từ thiết bị này sang thiết bị khác (ví dụ như hệ thống truyền dữ liệu giữa máy tính và máy in). Trong những hệ thống này, thiết bị phát sẽ phát ra một dữ liệu truyền đến thiết bị thu và thiết bị thu sẽ thu nhận dữ liệu từ thiết bị phát truyền đến. Để kiểm tra dữ liệu thu về có đúng hay không thì bên phát tạo thêm 1 bit kiểm tra và phát cùng với dữ liệu, bên thu nhận được dữ liệu và bit kiểm tra. Tại bên thu sử dụng bit kiểm tra này kết hợp với dữ liệu nhận được sẽ phát hiện được dữ liệu nhận được có giống với dữ liệu bên phát hay không.

Bit kiểm tra gọi là bit parity. Parity có thể được tạo ra dưới hai dạng là parity chẵn và parity lẻ. Parity chẵn là tổng số bit 1 trên đường truyền (gồm các bit dữ liệu và bit parity) là chẵn. Parity lẻ là tổng số bit 1 trên đường truyền (gồm các bit dữ liệu và bit parity) là lẻ.

Nếu bên phát tạo parity chẵn thì bên thu khi nhận được dữ liệu sẽ kiểm tra tổng số bit 1 là chẵn thì dữ liệu đúng, ngược lại nếu kiểm tra thấy tổng số bit 1 là lẻ thì dữ liệu sai.

Nếu bên phát tạo parity lẻ thì bên thu khi nhận được dữ liệu sẽ kiểm tra tổng số bit 1 là lẻ thì dữ liệu đúng, ngược lại nếu kiểm tra thấy tổng số bit 1 là chẵn thì dữ liệu sai.

Sơ đồ tạo và kiểm tra parity chẵn và lẻ như hình 3.85 và 3.86



Hình 3.85 Sơ đồ tạo và kiểm tra parity chẵn



Hình 3.86 Sơ đồ tạo và kiểm tra parity lẻ

3.9.1 Mạch tạo bit kiểm tra chẵn

Giả sử tạo bit kiểm tra chẵn cho dữ liệu 4 bit (D_3, D_2, D_1, D_0). Sơ đồ khối như hình 3.87



Hình 3.87 Sơ đồ khối mạch tạo bit kiểm tra chẵn

Bảng trạng thái

Ngõ vào				Ngõ ra
D_3	D_2	D_1	D_0	P
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Hàm ngõ ra

$$P = \overline{D_3}.\overline{D_2}.\overline{D_1}.D_0 + \overline{D_3}.\overline{D_2}.D_1.\overline{D_0} + \overline{D_3}.D_2.\overline{D_1}.\overline{D_0} + \overline{D_3}.D_2.D_1.D_0$$
$$+D_3.\overline{D_2}.\overline{D_1}.\overline{D_0} + D_3.\overline{D_2}.D_1.D_0 + D_3.D_2.\overline{D_1}.D_0 + D_3.D_2.D_1.\overline{D_0}$$

$$P = \overline{D_3}.\overline{D_2}(\overline{D_1}D_0 + D_1\overline{D_0}) + \overline{D_3}D_2(\overline{D_1}.\overline{D_0} + D_1D_0) + D_3\overline{D_2}(\overline{D_1}.\overline{D_0} + D_1D_0) + D_3D_2(\overline{D_1}D_0 + D_1\overline{D_0})$$

$$P = \overline{D_3}.\overline{D_2}(D_0 \oplus D_1) + \overline{D_3}D_2(\overline{D_1 \oplus D_0}) + D_3\overline{D_2}(\overline{D_1 \oplus D_0}) + D_3D_2(D_1 \oplus D_0)$$

$$P = (D_0 \oplus D_1)(\overline{D_3}.\overline{D_2} + D_3D_2) + (\overline{D_1 \oplus D_0})(\overline{D_3}D_2 + D_3\overline{D_2})$$

$$P = (D_0 \oplus D_1)(\overline{D_3 \oplus D_2}) + (\overline{D_1 \oplus D_0})(D_3 \oplus D_2)$$

$$P = (D_0 \oplus D_1) \oplus (D_2 \oplus D_3)$$

Mạch điện như hình 3.88



Hình 3.88 Sơ đồ nguyên lý mạch tạo bit kiểm tra chẵn

3.9.2 Mạch kiểm tra dữ liệu sử dụng bit kiểm tra chẵn

Dữ liệu bên thu nhận được gồm các 4 bit (D_3, D_2, D_1, D_0) và bit P. Mạch kiểm tra sử dụng dữ liệu nhận được này ở ngõ vào, và cho ra 1 bit kiểm tra ở ngõ ra (E). Nếu dữ liệu nhận được (gồm cả bit P) là chẵn thì dữ liệu đúng (E = 0), nếu dữ liệu nhận được là lẻ thì dữ liệu sai (E = 1). Sơ đồ khối như hình 3.89



Hình 3.89 Sơ khối mạch kiểm tra chẵn

Bảng trạng thái

Ngõ vào					Ngõ ra
D_3	D_2	D_1	D_0	P	E
0	0	0	0	0	0
0	0	0	0	1	1
0	0	0	1	0	1
0	0	0	1	1	0
0	0	1	0	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	0	1	1	1	1

0	1	0	0	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	0	1	0
1	0	0	1	0	0
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	1
1	0	1	1	0	1
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	0	1	1
1	1	0	1	0	1
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	0	1	0
1	1	1	1	0	0
1	1	1	1	1	1

Hàm ngõ ra E

$$E = \overline{D_3}.\overline{D_2}.\overline{D_1}.\overline{D_0}.P + \overline{D_3}.\overline{D_2}.\overline{D_1}.D_0.\overline{P} + \overline{D_3}.\overline{D_2}.D_1.\overline{D_0}.\overline{P} + \overline{D_3}.\overline{D_2}.D_1.D_0.P$$
$$+\overline{D_3}.D_2.\overline{D_1}.\overline{D_0}.\overline{P} + \overline{D_3}.D_2.\overline{D_1}.D_0.P + \overline{D_3}.D_2.D_1.\overline{D_0}.P + \overline{D_3}.D_2.D_1.D_0.\overline{P}$$

$$+D_3.\overline{D_2}.\overline{D_1}.\overline{D_0}.\overline{P} + D_3.\overline{D_2}.\overline{D_1}.D_0.P + D_3.\overline{D_2}.D_1.\overline{D_0}.P$$
$$+ D_3.\overline{D_2}.D_1.D_0.\overline{P}$$
$$+D_3.D_2.\overline{D_1}.\overline{D_0}.P + D_3.D_2.\overline{D_1}.D_0.\overline{P} + D_3.D_2.D_1.\overline{D_0}.\overline{P}$$
$$+ D_3.D_2.D_1.D_0.P$$

$$E = \overline{D_3}.\overline{D_2}.\overline{D_1}(\overline{D_0}.P + D_0.\overline{P}) + \overline{D_3}.\overline{D_2}.D_1(\overline{D_0}.\overline{P} + D_0.P)$$
$$+\overline{D_3}.D_2.\overline{D_1}(\overline{D_0}.\overline{P} + D_0.P) + \overline{D_3}.D_2.D_1(\overline{D_0}.P + D_0.\overline{P})$$
$$+D_3.\overline{D_2}.\overline{D_1}(\overline{D_0}.\overline{P} + D_0.P) + D_3.\overline{D_2}.D_1(\overline{D_0}.P + D_0.\overline{P})$$
$$+D_3.D_2.\overline{D_1}(\overline{D_0}.P + D_0.\overline{P}) + D_3.D_2.D_1(\overline{D_0}.\overline{P} + D_0.P)$$

$$E = \overline{D_3}.\overline{D_2}.\overline{D_1}(D_0 \oplus P) + \overline{D_3}.\overline{D_2}.D_1(\overline{D_0 \oplus P})$$
$$+ \overline{D_3}.D_2.\overline{D_1}(\overline{D_0 \oplus P}) + \overline{D_3}.D_2.D_1(D_0 \oplus P)$$
$$+D_3.\overline{D_2}.\overline{D_1}(\overline{D_0 \oplus P}) + D_3.\overline{D_2}.D_1(D_0 \oplus P) + D_3.D_2.\overline{D_1}(D_0 \oplus P)$$
$$+ D_3.D_2.D_1(\overline{D_0 \oplus P})$$

$$E = (\overline{D_3}.\overline{D_2}.\overline{D_1} + \overline{D_3}.D_2.D_1 + D_3.\overline{D_2}.D_1 + D_3.D_2.\overline{D_1})(D_0 \oplus P)$$
$$+ (\overline{D_3}.\overline{D_2}.D_1 + \overline{D_3}.D_2.\overline{D_1} + D_3.\overline{D_2}.\overline{D_1}$$
$$+ D_3.D_2.D_1)(\overline{D_0 \oplus P})$$

$$E = ((\overline{D_3}.\overline{D_2} + D_3.D_2)\overline{D_1} + (\overline{D_3}.D_2 + D_3.\overline{D_2})D_1)(D_0 \oplus P)$$
$$+((\overline{D_3}.\overline{D_2} + D_3.D_2)D_1 + (\overline{D_3}.D_2 + D_3.\overline{D_2})\overline{D_1})(\overline{D_0 \oplus P})$$

$$E = ((\overline{D_3 \oplus D_2})\overline{D_1} + (D_3 \oplus D_2)D_1)(D_0 \oplus P) + ((\overline{D_3 \oplus D_2})D_1$$
$$+ (D_3 \oplus D_2)\overline{D_1})(\overline{D_0 \oplus P})$$

$$E = (\overline{(D_3 \oplus D_2) \oplus D_1})(D_0 \oplus P) + ((D_3 \oplus D_2) \oplus D_1)(\overline{D_0 \oplus P})$$

$$E = D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus P$$

Mạch điện như hình 3.90



Hình 3.90 Sơ đồ nguyên lý mạch kiểm tra sử dụng bit kiểm tra chẵn

BÀI TẬP

PHẦN MUX VÀ DEMUX

Bài 3.1 Thiết kế mạch đa hợp 8 sang 1 đường, có E tích cực mức cao.

Bài 3.2 Thiết kế mạch đa hợp 8 sang 1 đường, có E tích cực mức thấp.

Bài 3.3 Thiết kế mạch đa hợp 8 sang 1 đường, có E1 tích cực mức cao và E2 tích cực mức thấp.

Bài 3.4 Thiết kế mạch giải đa hợp 1 sang 8 đường, có E tích cực mức cao.

Bài 3.5 Thiết kế mạch giải đa hợp 1 sang 8 đường, có E tích cực mức thấp.

Bài 3.6 Thiết kế mạch giải đa hợp 1 sang 8 đường, có E1 tích cực mức cao và E2 tích cực mức thấp.

Bài 3.7 Cho mạch đa hợp 4 sang 1 đường, có E1 tích cực mức cao và E2 tích cực mức thấp.

a/ Ghép các mạch trên thành 8 sang 1 có E tích cực mức cao.

b/ Ghép các mạch trên thành 8 sang 1 có E tích cực mức thấp.

c/ Ghép các mạch trên thành 8 sang 1 có E tích cực mức thấp, không sử dụng cổng Logic.

d/ Ghép các mạch trên thành 16 sang 1.

Bài 3.8 Cho mạch giải đa hợp 1 sang 4 đường, có E1 tích cực mức cao và E2 tích cực mức thấp.

a/ Ghép các mạch trên thành 1 sang 8 có E tích cực mức cao.

b/ Ghép các mạch trên thành 1 sang 8 có E tích cực mức thấp.

c/ Ghép các mạch trên thành 8 sang 1 có E tích cực mức thấp, không sử dụng cổng Logic.

d/ Ghép các mạch trên thành 1 sang 16.

PHẦN ENCODER và DECODER

Bài 3.9 Thiết kế mạch mã hóa từ 8 sang 3 đường ngõ vào tác động mức thấp.

Bài 3.10 Thiết kế mạch mã hóa từ 8 sang 3 đường ngõ vào tác động mức cao.

Bài 3.11 Ghép các mạch mã hóa từ 4 sang 2 đường thành 16 sang 4 đường.

Bài 3.12 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức cao, có E mức cao.

Bài 3.13 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức cao, có E mức thấp.

Bài 3.14 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức thấp, có E mức cao.

Bài 3.15 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức thấp, có E mức thấp.

Bài 3.16 Thiết kế mạch giải mã từ 2 sang 4 đường ngõ ra mức cao, có E1 mức cao và E2 mức thấp.

Bài 3.17 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 3 sang 8 có E mức cao.

Bài 3.18 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 3 sang 8 có E mức thấp.

Bài 3.19 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 4 sang 16 có E mức cao.

Bài 3.20 Ghép các mạch giải mã trong Bài 3.18 thành mạch giải mã 4 sang 16 có E mức thấp.

Bài 3.21 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 4 sang 16 có E mức thấp (không sử dụng thêm cổng logic).

Bài 3.22 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 4 sang 16 có E mức cao (không sử dụng thêm cổng logic).

Bài 3.23 Thiết kế mạch giải mã từ BCD sang led 7 đoạn Cathode chung.

Bài 3.24 Thiết kế mạch chuyển mã BCD sang mã thừa 3 và ngược lại.

Bài 3.25 Thiết kế mạch chuyển mã nhị phân sang mã thừa Gray và ngược lại.

Bài 3.26 Thiết kế mạch giải mã từ số nhị phân 3 bit sang led 7 đoạn Anode chung, hiển thị các chữ A, b, C, d, E, F, g và H.

PHẦN CỘNG TRỪ NHỊ PHÂN

Bài 3.27 Bộ cộng song song trong hình sau, hãy xác định tổng hoàn chỉnh bằng cách phân tích logic hoạt động của mạch.



Bài 3.28 Bộ cộng song song trong hình sau, hãy xác định tổng hoàn chỉnh bằng cách phân tích logic hoạt động của mạch.



Bài 3.29 Các dạng sóng đầu vào trong hình sau được áp dụng cho bộ cộng 2 bit. Xác định dạng sóng cho tổng và đầu ra liên quan đến các đầu vào.



Bài 3.30 Các dạng sóng trong hình sau được áp dụng cho bộ so sánh được hiển thị. Xác định dạng sóng đầu ra (A = B).



Bài 3.31 Đối với bộ so sánh 4 bit trong hình sau, vẽ từng dạng sóng đầu ra cho các đầu vào được hiển thị. Các đầu ra tích cực mức cao.



Bài 3.32 Nếu các dạng sóng đầu vào được áp dụng cho logic giải mã như được chỉ ra trong hình vẽ, hãy phác thảo dạng sóng đầu ra trong mối quan hệ đúng với các đầu vào.





Bài 3.33 Viết các mức logic ngõ vào cho các mạch logic sau, biết ngõ ra các mạch logic ở mức 1:



Bài 3.34 Các số BCD được áp dụng tuần tự cho bộ giải mã BCD sang thập phân trong hình sau. Vẽ giản đồ thời gian, hiển thị từng đầu ra trong mối quan hệ phù hợp các đầu ra và đầu vào.



Bài 3.35 Bộ giải mã và điều khiển led 7 đoạn trong hình sau. Nếu dạng sóng được cho như hình vẽ, hãy xác định chuỗi các chữ số thập phân xuất hiện trên led 7 đoạn.